Overview

高性能的集成驗證平臺快速而輕易地發(fā)現(xiàn)系統(tǒng)級芯片的設計錯誤，使芯片設計一次成功。

綜述

Synopsys Discovery驗證平臺的Smart RTL驗證解決方案，能夠滿足實現(xiàn)芯片設計一次成功的要求。由于緊密集成了一流的技術，該解決方案讓設計人員能夠輕而易舉地找出設計錯誤，顯著提高設計方案的質量。

主要優(yōu)勢

• 在單一產品中，提供了高性能和大容量的仿真、先進的測試平臺自動化、斷言驗證、覆蓋率分析以及對SystemVerilog語言的支持。

• 是能夠在短時間內發(fā)現(xiàn)更多設計錯誤的高效解決方案

• 采用業(yè)界標準，確保您在驗證方面的投資回報

– Leda RTL Checker
– MVRC
– Magellan Hybrid Formal
– MVSIM
– Pioneer-NTB SystemVerilog Testbench
– VCS RTL Verification
– Vera Testbench Automation