（可編程檢查器）

Synopsys 的LEDA是一種可編程代碼設(shè)計(jì)規(guī)則檢查器，它提供全芯片級(jí)混合語(yǔ)言（Verilog和VHDL）處理能力,從而加快了復(fù)雜的SOC設(shè)計(jì)的開(kāi)發(fā)。LEDA 預(yù)裝的檢查規(guī)則大大地增強(qiáng)了設(shè)計(jì)人員檢查HDL代碼的能力，包括可綜合性，可仿真性、可測(cè)試性和可重用性。利用所提供的設(shè)計(jì)規(guī)則，能進(jìn)一步的提高 Synopsys工具，例如VCS、Design Compiler以及Formality的性能。LEDA的規(guī)則集有助于設(shè)計(jì)人員共享他們的設(shè)計(jì)經(jīng)驗(yàn)，對(duì)硬件設(shè)計(jì)預(yù)檢查，且將設(shè)計(jì)風(fēng)險(xiǎn)降到最低。 使用LEDA，可以對(duì)硬件設(shè)計(jì)的仿真和綜合進(jìn)行預(yù)檢查，消除設(shè)計(jì)流程中的瓶頸，其中Verilog代碼設(shè)計(jì)規(guī)則可確保按內(nèi)部或外部工具要求優(yōu)化代碼 。LEDA提供的設(shè)計(jì)規(guī)則可提高Synopsys工具的性能。

• 支持Verilog/VHDL混合語(yǔ)言的設(shè)計(jì)

• 包含先進(jìn)的硬件設(shè)計(jì)推測(cè)和層次化檢查的能力，確保設(shè)計(jì)人員對(duì)特殊硬件結(jié)構(gòu)(包括時(shí)鐘、寄存器、鎖存器)進(jìn)行規(guī)則檢查

• 包括預(yù)裝全面的設(shè)計(jì)規(guī)則檢查和規(guī)范集。

• 針對(duì)Synopsys工具性能優(yōu)化的HDL代碼檢查，以確保與工具(如Design Compiler、VCS和Formality)的最新功能要求兼