（在Design/Physical Compiler內(nèi)進(jìn)行RTL級和門級的功耗優(yōu)化）

Power Compiler^TM使得在用Synopsys公司的綜合流程進(jìn)行低功耗設(shè)計時可以同時進(jìn)行功耗，時序，面 積的優(yōu)化。Power Compiler的自動功耗優(yōu)化功能包括在RTL級采用門控時鐘，多Vth漏電流優(yōu)化等旨在降低動態(tài)功耗和漏電功耗的優(yōu)化方法。Power Compiler還具有綜合前功耗評估能力，這個功能是專為架構(gòu)級開發(fā)設(shè)計的。
● RTL級的門控時鐘優(yōu)化可以節(jié)省20％－60％的功耗，且被Synopsys公司的完整的實現(xiàn)和驗證流程所支持
● 工業(yè)界首創(chuàng)的也是唯一經(jīng)過驗證的多Vth流程可以自動獲得高性能和低漏電功耗
● Power Compiler和Design/Physical Compiler共享相同的綜合庫，軟件環(huán)境，數(shù)據(jù)庫
● Power Compiler使你按幾個按鈕就可以完成功耗優(yōu)化，它使Synopsys的流程更強(qiáng)大，進(jìn)一步提高生產(chǎn)能力，加速設(shè)計過程