Synplicity的HAPS系列產(chǎn)品是專為ASIC/SOC設(shè)計(jì)者提供的高性能、高容量的基于FPGA的原型驗(yàn)證板。HAPS是由母板和子板組成的系統(tǒng)，母板上配置了一片或多片高性能的FPGA芯片，不同的母板可以進(jìn)行疊加，以適應(yīng)大容量ASIC/SOC的驗(yàn)證需要。子板可以根據(jù)需要從Synplicity提供的幾十種標(biāo)準(zhǔn)庫(kù)中選擇，也可以自己定制。
HAPS母板是驗(yàn)證系統(tǒng)的主體部分，母板上的高容量FPGA用于例化待驗(yàn)證的ASIC設(shè)計(jì)，在每個(gè)FPGA的四周均勻排列著6個(gè)HapsTrack連接頭，為提高驗(yàn)證系統(tǒng)的性能，減少信號(hào)的扭曲，從FPGA到每個(gè)HapsTrack連接頭的走線采用蛇形線的方法（見(jiàn)圖1），以達(dá)到長(zhǎng)度相等，這些走線的長(zhǎng)度誤差在5 皮秒以內(nèi)。
HAPS母板上的FPGA之間的 連接線可動(dòng)態(tài)配置。除了板上固定數(shù)量的連接線以外，HAPS母板可以根據(jù)項(xiàng)目的實(shí)際需要，靈活配置FPGA間的連接線。
借助于標(biāo)準(zhǔn)庫(kù)中的連接板，F(xiàn)PGA間的連接線可成倍的增加。這個(gè)特性對(duì)于滿足不同項(xiàng)目中不同數(shù)目的連接線的要求，從而僻免重新制版，降低成本，縮短開(kāi)發(fā)周期，有著重要的作用。
HAPS母板具有可重用性。不同的驗(yàn)證項(xiàng)目要求不同的FPGA的容量、FPGA間的連線以及不同的接口配置。HAPS的理念可以很好的滿足之一要求。各個(gè)FPGA周圍的HapsTrack連接頭在電器特性和物理特性上統(tǒng)一定義，這樣可以使不同容量和接口的驗(yàn)證系統(tǒng)達(dá)到無(wú)縫連接的要求，他同時(shí)可以杜絕開(kāi)發(fā)系統(tǒng)的浪費(fèi)，從而降低系統(tǒng)開(kāi)發(fā)的成本。圖3是利用不同時(shí)期購(gòu)買的HAPS母板組成一套新的大容量的驗(yàn)證系統(tǒng)的方案。
HAPS子板是驗(yàn)證系統(tǒng)的對(duì)外接口，子板與母板一起，組成完整的驗(yàn)證系統(tǒng)。標(biāo)準(zhǔn)庫(kù)中提供各種通用的子板，其中memory包括： SRAM，SDRAM，DDR，DDR2，GDDR，F(xiàn)LASH，視頻子板包括視頻編解碼板AVID，HDMI接口板DVI，USB接口板ETH_USB，以太網(wǎng)接口板GEPHY，PCIE接口板PCIE-4-Kit，PCI接口板PCIX，模數(shù)轉(zhuǎn)換板ADC，MPEG接口板DVB-OUT，液晶接口板LCD，ARM Core Tile轉(zhuǎn)接板HAPS_CMI，連接線板CON_2x1，CON_1x2，CON_2x2，CON_1x1，CON_Cable40等。
由于HAPS方案具有的高魯棒性以及高可靠性，它可以實(shí)現(xiàn)很高的設(shè)計(jì)性能，可以使ASIC/SOC設(shè)計(jì)者更加集中精力在ASIC設(shè)計(jì)本身，從而為芯片的設(shè)計(jì)開(kāi)發(fā)節(jié)約多達(dá)數(shù)月的時(shí)間。HAPS單板是通用的系統(tǒng)驗(yàn)證板，可以在不同的項(xiàng)目開(kāi)發(fā)中重復(fù)使用。并且可以用于在ASIC芯片量產(chǎn)前的客戶演示，ASIC/SOC芯片的早期功能測(cè)試，早期的軟件開(kāi)發(fā)，軟硬件協(xié)同測(cè)試等。由于HAPS原型驗(yàn)證板的諸多優(yōu)勢(shì)，已經(jīng)被業(yè)界很多著名廠商使用，比如：Broadcom, Conexant, LG, LSI Logic, Marvell, Matsushita ,Nokia, NXP, Philips, Samsung, Sharp, Sony, TI，等。
? 通過(guò)40層的PCB布線實(shí)現(xiàn)單板高速信號(hào)完整性的要求和高性能的要求
? 4 片Virtex-6 LX760 (1760管腳封裝)
? 每塊母板可實(shí)現(xiàn)相當(dāng)于18 百萬(wàn) ASIC Gates容量
? 可以滿足高速系統(tǒng)速度的要求(100-200 MHz)
? 可以提供多達(dá)3663個(gè)I/O 和FPGA 互聯(lián)線
? 全局總線，可以方便的實(shí)現(xiàn)與其它母板的互聯(lián)
? 13個(gè)全局，高速度、低Skew時(shí)鐘信號(hào)
? 265個(gè)局域時(shí)鐘 – LVDS or Single-ended模式
? 支持Differential時(shí)鐘模式
? 多達(dá)15 個(gè)VCCO電平區(qū)域 (, 2.5, 1.8, 1.5, 1.2 V)
? 多種FPGA配置方式：通過(guò)Cable 或CompactFlash Card，或者通過(guò)板SelectMAP配置；
? 可以實(shí)現(xiàn)FPGA溫度自動(dòng)調(diào)節(jié)的風(fēng)扇
? FPGA管腳短路和斷路自動(dòng)檢測(cè)
? 僅需要12V電壓供電即可;
? UMRBUS總線支持高級(jí)驗(yàn)證功能以及遠(yuǎn)程配置控制.
優(yōu)勢(shì):
1) 高性能
a) 從FPGA到每個(gè)connector有119根有效I/O信號(hào),這組信號(hào)線是等長(zhǎng)的, 誤差在5ps以內(nèi), 相等的長(zhǎng)度可以克服信號(hào)傳輸路徑不同帶來(lái)的timing 延時(shí)的不等,提高設(shè)計(jì)的性能;
b) 13個(gè)時(shí)鐘輸入接口到板上4個(gè)FPGA的走線等長(zhǎng),這可以最大限度的減少時(shí)鐘的Skew,保持個(gè)FPGA時(shí)鐘的同相, 從而提高設(shè)計(jì)的穩(wěn)定性;
c) PCB板材采用獨(dú)特的高速PCB材料, 以提高系統(tǒng)的性能;
d) FPGA對(duì)外的信號(hào)連接器采用特殊的低噪聲連接器,可以增強(qiáng)信號(hào)的魯棒性;
e) 板子設(shè)計(jì)支持?jǐn)?shù)控阻抗技術(shù), 以動(dòng)態(tài)適應(yīng)外界溫度/壓力等環(huán)境的改變, 增強(qiáng)系統(tǒng)的穩(wěn)定性.
2) 板上動(dòng)態(tài)內(nèi)連技術(shù)
a) HAPS板支持FPGA間連線的動(dòng)態(tài)配置. FPGA間有豐富的固定的互聯(lián)線, 與不同的項(xiàng)目配合, FPGA間的互聯(lián)線可以通過(guò)連接板動(dòng)態(tài)的增加或減少;
b) 當(dāng)需要大數(shù)目的FPGA間的互聯(lián)線時(shí)(超過(guò)500), 可以與Synopsys的分割工具Certify配合,自動(dòng)的利用Synopsys獨(dú)有的HSTDM技術(shù),動(dòng)態(tài)的增加FPGA間的互聯(lián)線.
3): 支持高級(jí)驗(yàn)證功能
HAPS-60系列中有一組UMRBUS總線, 這組總線通過(guò)PCIE和主機(jī)相連, 在主機(jī)和HAPS-60間建立通信關(guān)系. 基于這組總線, 一些高級(jí)的驗(yàn)證功能可以在HAPS上實(shí)現(xiàn)
a) Co-simulation.
在這種方式,基于Verilog或VHDL的Testbench運(yùn)行在主機(jī)上的VCS中, 而待測(cè)模塊(DUT)運(yùn)行在FPGA中, 減輕了主機(jī)的負(fù)擔(dān), 可以使仿真速度加快幾十倍到上百倍.
b) SCEMI2.0 co-emulator
在這種方式,基于C/C++, Synyem C, SystemVerilog的Testbench運(yùn)行在主機(jī)上, 而待測(cè)模塊(DUT)運(yùn)行在FPGA中. 由于是基于事務(wù)級(jí)的協(xié)同仿真, 其仿真速度可以提升成千上萬(wàn)倍.
4): 自檢測(cè)功能
在HAPS中,內(nèi)嵌自檢測(cè)程序, 可以完成對(duì)板子的保護(hù)和診斷:
a): 自動(dòng)電壓/溫度檢測(cè):
HAPS系統(tǒng)自動(dòng)檢測(cè)板子的溫度, 進(jìn)而控制風(fēng)扇的運(yùn)行, 這樣可以是板子運(yùn)行在一個(gè)穩(wěn)定的環(huán)境; 板上的各種電壓都可以讀出, 從而更好的維護(hù)硬件環(huán)境.
b): 自動(dòng)開(kāi)路/短路檢測(cè):
HAPS帶開(kāi)路/短路檢測(cè)電路, 這樣可以界定調(diào)試過(guò)程中硬件和軟件bug,從而加速驗(yàn)證的進(jìn)程.