在芯片設(shè)計(jì)對(duì)速度和性能的要求不斷增長的今天,設(shè)計(jì)者同樣面臨著挑戰(zhàn):由于縮短的產(chǎn)品壽命周期,他們需要方便地驗(yàn)證芯片的模擬信號(hào)和邏輯電平。全芯片驗(yàn)證需要仔細(xì)的設(shè)置,并且生成的大量仿真數(shù)據(jù)需要檢查。此外,典型的設(shè)計(jì)過程包含重復(fù)的模擬 – 這是很費(fèi)時(shí)間的過程。
SpiceExplorer是一個(gè)高效的應(yīng)用于晶體管級(jí)設(shè)計(jì)的調(diào)試環(huán)境。這個(gè)工具基于網(wǎng)表驅(qū)動(dòng)的調(diào)試和可視化模塊,同時(shí)帶有ACE腳本選項(xiàng)的WaveView分析器。這個(gè)環(huán)境提供了前端到后端的高效解決方案,從而加速驗(yàn)證周期,降低設(shè)計(jì)成本。
SpiceExplorer的優(yōu)勢(shì)
- 檢查網(wǎng)表并顯示出語法、設(shè)計(jì)連接錯(cuò)誤等的問題
- 通過全面的網(wǎng)表設(shè)計(jì)檢查,在驗(yàn)證周期的早期發(fā)現(xiàn)錯(cuò)誤
- 以很小的內(nèi)存要求,在數(shù)秒鐘內(nèi)檢查上百萬器件的大網(wǎng)表文件
- 支持HSPICE和Spectre網(wǎng)表格式
- 交互式的報(bào)告瀏覽器,使設(shè)計(jì)者能夠準(zhǔn)確定位出現(xiàn)有問題器 件的位置及并設(shè)置
- 網(wǎng)表驅(qū)動(dòng)的可視化層級(jí),可以直觀的進(jìn)行各個(gè)層穿越
- 在仿真開始之前,輸入激勵(lì)的預(yù)覽能力
- 為PWL類型激勵(lì)的生成提供交互式的編輯功能
- WDF混合信號(hào)波形壓縮技術(shù),減少數(shù)據(jù)大小和加載時(shí)間
- 集成的WaveView分析器,進(jìn)行網(wǎng)表交叉檢查
- 分析命令環(huán)境(ACE)選項(xiàng)支持Tcl/Perl