Arteris提供NoC互連半導(dǎo)體IP給Soc制造商幫助其減少開(kāi)發(fā)周期、提高利潤(rùn)、更容易添加功能。Arteris發(fā)明了業(yè)內(nèi)第一個(gè)商業(yè)NoC SoC互連IP解決方案，是行業(yè)領(lǐng)導(dǎo)者。不像傳統(tǒng)的解決方案，Arteris互連即插即用技術(shù)靈活高效，允許工程師優(yōu)化吞吐量、功耗、延遲和floorplan。
Arteris不同在于，其是由網(wǎng)絡(luò)專(zhuān)家應(yīng)用他們的知識(shí)解決SoC開(kāi)發(fā)問(wèn)題創(chuàng)建的。隨著SoC制造商在芯片中添加更多IP模塊，傳統(tǒng)總線(xiàn)和開(kāi)關(guān)意味著通訊變得非常低效，給架構(gòu)、設(shè)計(jì)和集成增加了嚴(yán)重的痛點(diǎn)：大量的連線(xiàn)、失敗的時(shí)序收斂、增加的熱量和功耗、以及雜亂的布線(xiàn)擁塞導(dǎo)致芯片面積增長(zhǎng)。當(dāng)設(shè)計(jì)后期IP改變，或管理者因?yàn)閮H有少量IP模塊改變期望下一代衍生版本芯片準(zhǔn)時(shí)且無(wú)風(fēng)險(xiǎn)時(shí)，這些問(wèn)題就會(huì)摻雜在一起。
基本原理
Arteris NoC架構(gòu)借鑒計(jì)算機(jī)網(wǎng)絡(luò)領(lǐng)域的概念，用于SoC設(shè)計(jì)限制。NoC解決方案優(yōu)化了性能、芯片面積和功耗，反映了深入了解和集成SoC實(shí)現(xiàn)和半導(dǎo)體工藝產(chǎn)生的局限性。通過(guò)消除傳統(tǒng)互連解決方案固有的架構(gòu)限制，Ateris NoC半導(dǎo)體IP提供設(shè)計(jì)質(zhì)量和生產(chǎn)力的巨大突破，讓SoC設(shè)計(jì)者更快更容易更低成本實(shí)現(xiàn)最終設(shè)計(jì)目標(biāo)。
Arteris開(kāi)創(chuàng)了第一個(gè)商業(yè)NoC SoC供應(yīng)商，引領(lǐng)著NoC解決方案的主要發(fā)展方向，是這個(gè)領(lǐng)域的市場(chǎng)領(lǐng)導(dǎo)者。已有超過(guò)50家Soc流片采用Arteris NoC互連IP。
Arteris NoC互連解決方案的關(guān)鍵優(yōu)勢(shì)：
- 改進(jìn)的性能、功耗和芯片面積
- 更少的連線(xiàn)和更低的布線(xiàn)擁塞實(shí)現(xiàn)減少SoC面積和電源密度，同時(shí)保持更短的開(kāi)發(fā)周期
- 高度靈活的時(shí)序匯聚和時(shí)序收斂提高頻率和性能，比傳統(tǒng)方法更少的迭代
- 高度可擴(kuò)展的支持廣泛的性能和復(fù)雜級(jí)別
- 易用的解決方案適合簡(jiǎn)單設(shè)計(jì)與少數(shù)IP到復(fù)雜SoC與數(shù)以百計(jì)的IP
- 與IP即插即用，使用任何傳輸協(xié)議-沒(méi)有IP鎖定
- 用高級(jí)工具套件和架構(gòu)縮短開(kāi)發(fā)周期
- Architect-centric工具幫助架構(gòu)工程師提高他們的效率且增值到整個(gè)設(shè)計(jì)團(tuán)隊(duì)
- 通過(guò)允許更快更容易的驗(yàn)證和時(shí)序收斂提供確定的流片周期
性能指標(biāo)
- 支持AMBA AHB/APB/AXI協(xié)議
- 支持完整OCP和OCP lite協(xié)議
- 支持Tensilica PIF協(xié)議
- 支持8-to-256位數(shù)據(jù)通道寬度
- 片上調(diào)試、追蹤和狀態(tài)收集
- 多電壓域管理用于DVFS(Dynamic Voltage and Frequency Scaling)