Synopsys HAPS-70系列可擴展架構(gòu)和集成化硬件/軟件原型驗證流程提高了產(chǎn)能，同時將原型容量提升到1.44億個專用集成電路（ASIC）門

加利福尼亞州山景城

亮點

? 借助增強型HapsTrak 3 I/O連接器技術(shù)以及高速時域多路復用技術(shù)，使系統(tǒng)性能提升高達3倍
? 模塊化系統(tǒng)架構(gòu)可覆蓋從1200萬到1.44億個專用集成電路門，以適用于從單個IP單元到處理器子系統(tǒng)再到完整SoC的各種規(guī)模的設(shè)計
? Synopsys Certify?軟件中的新功能與HAPS靈活的互連架構(gòu)相結(jié)合，將多FPGA分區(qū)的產(chǎn)能加速高達10倍
? 增強的UMR總線（Universal Multi-Resource Bus）帶寬高達400MB/s，有助于提升糾錯的能力，并與Synopsys的Virtualizer工具一起，提升混合原型驗證的性能。
? 經(jīng)過預先驗證的Synopsys DesignWare? IP與HAPS系統(tǒng)一起可確保IP單元的高效集成和更早的軟件開發(fā)

提供應用于芯片和電子系統(tǒng)加速創(chuàng)新的軟件、知識產(chǎn)權(quán)（IP）及服務的全球性領(lǐng)先供應商新思科技公司（Synopsys, Inc.， 納斯達克股票市場代碼：SNPS）日前宣布：該公司推出其Synopsys HAPS?-70系列基于FPGA的原型驗證系統(tǒng)，從而擴展了其HAPS產(chǎn)品線以應對系統(tǒng)級芯片（SoC）設(shè)計的不斷增加的規(guī)模及復雜度。HAPS-70系統(tǒng)提供了緊密集成的原型驗證軟件和硬件，包括高速時域多路復用（HSTDM）技術(shù)，它與新的HapsTrak 3 I/O連接器相結(jié)合可提供比傳統(tǒng)的連接器和引腳復用技術(shù)高出可達3倍的原型性能改進。此款新的原型系統(tǒng)利用了一個可擴展的架構(gòu)以及最新一代的賽靈思Virtex-7 FPGA器件，以支持范圍廣泛的、各種大小的設(shè)計，其容量可從1200萬到1.44億個專用集成電路（ASIC）門。Virtex-7’s I/O bank和HapsTrak 3連接器之間的靈活性及匹配的引腳連接，使HAPS用戶能夠?qū)/O帶寬用在最需要的地方，同時使未用管腳的數(shù)量減至最少。

了解多媒體新聞稿，請訪問：
http://www.synopsys.com/Company/PressRoom/Pages/haps70-news-release.aspx

“Virtex-7 2000T FPGA的堆疊硅片互聯(lián)技術(shù)可提供兩百萬個邏輯單元的容量以及12.5 Gb/s的串行收發(fā)器，使其可以理想地被用于需要大容量和高速I/O的ASIC原型，”賽靈思FPGA平臺市場營銷副總裁Tim Erjavec說道?！癝ynopsys的HAPS-70系列利用了Virtex-7 2000T FPGA增大的設(shè)計容量和I/O bank結(jié)構(gòu)，提供了一種可以在FPGA內(nèi)部和多個FPGA之間簡化設(shè)計規(guī)劃的系統(tǒng)，同時使HAPS-70可以擴展到支持數(shù)百萬ASIC門的SoC設(shè)計。”

HAPS-70系統(tǒng)與一種智能原型驗證軟件環(huán)境集成在一起，可實現(xiàn)更快速地分區(qū)以及自動地為各種規(guī)模設(shè)計進行原型生成和糾錯，包括從單個的IP單元和處理器子系統(tǒng)再到完整的SoC，從而簡化了從RTL到可運行原型的途徑。HAPS-70系統(tǒng)的模塊化架構(gòu)使工程師能夠使用通用的原型環(huán)境來進行IP和SoC軟件開發(fā)、軟/硬件集成和系統(tǒng)驗證，從而減少了不同項目間的重復工作量。Synopsys的Certify多FPGA原型驗證軟件的全新“HAPS感知”功能借助正在申請專利的算法可將原型驗證生產(chǎn)力提高10倍，該功能自動進行邏輯分區(qū)和現(xiàn)場硬件查詢，與手動的分區(qū)方法相比簡化了系統(tǒng)的形成。此款新的原型驗證系統(tǒng)還支持HAPS深度追蹤糾錯（HAPS Deep Trace Debug）功能以實現(xiàn)更高的糾錯效率，與FPGA片上型邏輯糾錯器上使用的傳統(tǒng)存儲器相比，存儲容量提升了將近100倍。

為了實現(xiàn)更容易的系統(tǒng)驗證和軟件開發(fā)，諸如USB 3.0、PCI Express?和HDMI 那樣的DesignWare接口IP都在HAPS系統(tǒng)上已經(jīng)進行了驗證。憑借在HAPS系統(tǒng)上經(jīng)過預先驗證的DesignWare IP以及用于通用IP協(xié)議的子卡的豐富可選性，設(shè)計師可以在產(chǎn)品開發(fā)周期中能夠更早地著手軟件開發(fā)，并且減少了IP集成的工作量。

“Synopsys 的HAPS基于FPGA的原型驗證解決方案，在加速我們的硬件/軟件驗證以及提高我們的原型驗證產(chǎn)能方面，對Mindspeed起到了不可估量的作用，”敏迅科技（Mindspeed Technologies）公司VLSI Core Engineering執(zhí)行總監(jiān)Surinder Dhaliwal說道?！坝捎谖覀冊诓粩嗟亻_發(fā)基礎(chǔ)設(shè)施產(chǎn)品解決方案，因此我們很高興Synopsys已經(jīng)針對像我們產(chǎn)品那樣更大規(guī)模、更復雜設(shè)計加強了其基于FPGA的原型驗證系列，使它們具有更高性能、更大容量以及改善的糾錯可見度?！?/p>

Synopsys的針對HAPS-70系統(tǒng)的UMRBus功能已被加強，可支持高達400 MB/s的帶寬。UMRBus在HAPS-70系統(tǒng)和Synopsys的基于Virtualizer的虛擬原型之間提供了無縫連接，為早期的軟件開發(fā)和軟/硬件集成創(chuàng)造了一個集成化混合原型驗證環(huán)境。UMRBus還可提供遠程訪問，通用的C++/TCL編程接口， 與Synopsys的VCS?功能驗證解決方案一起進行co-simulation, 該 co-simulation 使層次化的模塊級啟動與糾錯成為可能，UMRBUS的這些特性使HAPS-70系統(tǒng)可以更早地被納入到設(shè)計流程。

“日益增長的設(shè)計規(guī)模、軟件復雜度和盡可能早的軟件開發(fā)都成為了SoC原型設(shè)計師的關(guān)鍵挑戰(zhàn)，” Synopsys IP與系統(tǒng)市場營銷副總裁John Koeter說道。“通過提供業(yè)界領(lǐng)先的、基于 FPGA的原型容量和性能，以及借助智能分區(qū)和糾錯工具，HAPS-70系統(tǒng)所擴展的功能進一步縮短了軟件開發(fā)和軟/硬件集成的時間。通過發(fā)揮我們?nèi)娴挠布④浖虸P技術(shù)領(lǐng)先性，設(shè)計師們在驗證他們最大規(guī)模的芯片設(shè)計時會立顯成效。”

供貨&資源

HAPS-70基于FPGA的原型驗證系統(tǒng)現(xiàn)已可向早期采用者提供9種型號的產(chǎn)品系列，容量從1200萬到1.44億個ASIC門：HAPS-70 S12、HAPS-70 S24、HAPS-70 S36、HAPS-70 S48、HAPS-70 S60、HAPS-70 S72、HAPS-70 S96、HAPS-70 S120和HAPS-70 S144，其中S是指可支持的ASIC門數(shù)。