（SiVL光刻規(guī)則檢查）
設(shè)計(jì)驗(yàn)證過程的觀念必須進(jìn)行轉(zhuǎn)換，以確保亞波長(zhǎng)電路布局能夠流片成功。通過SiVL硅片與設(shè)計(jì)布局光刻規(guī)則檢查（LRC）工具，能夠快速準(zhǔn)確的保證生產(chǎn)出的具有亞波長(zhǎng)幾何尺寸電路的硅片實(shí)現(xiàn)原始設(shè)計(jì)布局希望達(dá)到的功能。
SiVL-LRC是實(shí)現(xiàn)集成電路的可制造性設(shè)計(jì)的工具，用于驗(yàn)證亞波長(zhǎng)電路布局與硅片上的仿真結(jié)果。SiVL-LRC工具讀取電路布局并模擬光刻工藝效 應(yīng)，其中包括光學(xué)效應(yīng)和光阻效應(yīng)。然后，對(duì)模擬的“硅片圖形”與原始電路布局進(jìn)行比較，匯報(bào)誤差超出的區(qū)域。SiVL-LRC能夠保證集成電路布局的完整 性，及通過與模擬的硅片結(jié)果的比較保證亞波長(zhǎng)掩模設(shè)計(jì)的準(zhǔn)確性。這有助于確保所生產(chǎn)出來的集成電路能夠按預(yù)期性能正常工作。SiVL-LRC采用了高性 能、高精度的仿真引擎來驗(yàn)證是否某一布局能夠生產(chǎn)出正確的芯片產(chǎn)品。
主要優(yōu)點(diǎn)：
- 根據(jù)可制造性和性能方面的要求，通過優(yōu)化光學(xué)近似糾正（OPC）結(jié)構(gòu)來節(jié)省時(shí)間和成本
- 無需等到硅片結(jié)果，便可為客戶提供光學(xué)近似糾正的效果
- 降低掩模復(fù)雜程度，確保更快的設(shè)計(jì)時(shí)間，減少成本高昂的掩模組
- 確保解析度提高技術(shù)的完成