DesignWare?驗證IP解決方案
概述
針對業(yè)界各種最為常用的總線協議，Synopsys為工程師提供了最為廣泛的驗證IP組合，其中包括AMBA 3 AXI、AMBA 2.0、PCI Express、USB 2.0 OTG、Ethernet、Serial ATA和數千個存儲器模型。
DesignWare驗證IP能夠輕松集成到Verilog、SystemVerilog、VHDL和OpenVera測試平臺內，可用于生成總線測試流以及檢查違背協議錯誤。可通過各種監(jiān)測器提供廣泛深入的報告，指明總線協議的功能覆蓋率。
DesignWare驗證IP提供了一個易于使用的命令行界面，適用于各種業(yè)界最常使用的仿真器，包括Synopsys VCS、Mentor Graphics ModelSim和Cadence NC-Sim。
SystemVerilog的驗證IP和驗證方法手冊(VMM)
《SystemVerilog驗證方法手冊》由Synopsys和ARM共同編制，定義了一種覆蓋率驅動的帶約束的隨機測試方法， 從而可以加速達成覆蓋率目標。。DesignWare驗證IP為此手冊提供了廣泛深入的支持，并包括了場景生成器以及事務處理器，顯著縮短了測試平臺開發(fā)時間。
驗證IP和原生測試平臺
為了實現高性能驗證，DesignWare驗證IP支持VCS原生測試平臺(NTB)技術。VCS原生地將驗證結合在內，提供了最高快出五倍的運行效率。DesignWare驗證IP還支持Pioneer NTB、Synopsys測試平臺自動化工具，在ModelSim和NC-Sim仿真環(huán)境中均提供了出色的性能。
VCS驗證庫
VCS驗證庫是業(yè)界范圍最廣泛的基于標準驗證IP的產品組合，集Verilog、SystemVerilog、OpenVera和VHDL測試平臺于一身，能夠生成總線流并對總線流做出響應，還能檢查違背協議錯誤，并可生成覆蓋率報告。VCS驗證庫通過采用Synopsys的基準驗證方法(RVM)支持《SystemVerilog的驗證方法手冊(VMM)》。在VCS內對原生測試平臺的支持提供了高達五倍的效率提升。
主要特色
- 業(yè)界最為廣泛的驗證IP產品組合
- 采用VCS可獲得高達五倍的仿真性能提升
- 支持經實際檢驗的SystemVerilog驗證方法
- 包含各種測試平臺示例，加快學習，加速測試平臺的開發(fā)