?(下一代物理設(shè)計(jì)系統(tǒng))

IC Compiler^R作為下一代物理設(shè)計(jì)系統(tǒng)^R，在體系建構(gòu)上旨在解決當(dāng)前不斷涌現(xiàn)的設(shè)計(jì)挑戰(zhàn)。作為Synopsys的Galaxy Design Platform 2005中的核心組成部分，IC Compiler提供了全面的、收斂的解決方案，為netlist直到GDSII的物理實(shí)現(xiàn)流程提供了最為全面的支持。

IC Compiler集物理綜合、時(shí)鐘樹綜合、布線、成品率優(yōu)化和簽核修正于一體，能夠達(dá)成其它任何產(chǎn)品都無(wú)法匹敵的設(shè)計(jì)性能和設(shè)計(jì)人員生產(chǎn)率。

所面臨的難題

在不斷發(fā)展的芯片技術(shù)的推動(dòng)下，設(shè)計(jì)上的難題成倍涌現(xiàn)。面對(duì)集中于消費(fèi)類產(chǎn)品的全球市場(chǎng)的動(dòng)態(tài)變化情況，對(duì)設(shè)計(jì)人員工作效率的需求也達(dá)到了前所未有的高度。當(dāng)前物理設(shè)計(jì)的復(fù)雜度已經(jīng)遠(yuǎn)遠(yuǎn)超出了幾代芯片技術(shù)以前的程度。幾年前才開始占據(jù)主導(dǎo)地位的互連方面的難題，目前已經(jīng)變得非常復(fù)雜。設(shè)計(jì)的規(guī)模也比以前大幅度增加，使得布線長(zhǎng)度也在急劇上升。在各個(gè)布線層之間的電阻變化程度比先前大了的2到3倍。以宏的形式出現(xiàn)的布線阻擋區(qū)域的數(shù)量增長(zhǎng)了10倍。過孔阻抗可以達(dá)到線路阻抗的2至3倍。復(fù)雜的時(shí)鐘廣泛存在，并且使得整體互連管理更加不穩(wěn)定。先進(jìn)的芯片制程和設(shè)計(jì)上的變化目前也要求在精確的時(shí)序sign-off與實(shí)現(xiàn)過程之間達(dá)成緊密的結(jié)合。芯片成品率的問題也不再當(dāng)成設(shè)計(jì)后續(xù)事項(xiàng)來(lái)考慮。這個(gè)問題必須在設(shè)計(jì)流程中結(jié)合進(jìn)來(lái)。

目前這一代從布局到布線的解決方案建構(gòu)于九十年代末，它將物理設(shè)計(jì)集成進(jìn)一個(gè)單獨(dú)的可執(zhí)行文件。然而，這些解決方案有著考慮問題是否完備的局限性，因?yàn)樗鼈儗⒉季?、時(shí)鐘樹綜合和布線被分隔為相互獨(dú)立、互不關(guān)聯(lián)的步驟。而且，成品率優(yōu)化和時(shí)序sign-off也被分離成相互獨(dú)立的步驟，并且被作為“后續(xù)處理”。這些挑戰(zhàn)都迫切需要新的物理設(shè)計(jì)解決方案。

解決方案

IC Compiler^R作為下一代的物理設(shè)計(jì)系統(tǒng)，在體系建構(gòu)上旨在解決當(dāng)前不斷出現(xiàn)的設(shè)計(jì)難題。它通過實(shí)現(xiàn)并發(fā)式的物理設(shè)計(jì)，真正超越了目前這代布局布線設(shè)計(jì)工具。

作為前所未有的新一代集物理綜合、時(shí)鐘樹綜合、布線、成品率優(yōu)化和sign-off修正于一體的解決方案，IC Complier達(dá)成了其它任何產(chǎn)品都無(wú)法匹敵的設(shè)計(jì)性能和設(shè)計(jì)人員生產(chǎn)率。

關(guān)鍵特性和優(yōu)勢(shì)

• 擴(kuò)展物理綜合(XPS)將物理綜合擴(kuò)展到了全部的布局和布線過程。XPS技術(shù)將物理綜合、時(shí)鐘樹綜合和布線統(tǒng)一起來(lái)，極大地改善了互連管理。從而在整個(gè)時(shí)序、面積、功耗、信號(hào)完整性和成品率方面保證了設(shè)計(jì)成果的實(shí)現(xiàn)更為快速，成果質(zhì)量也更高。
• 簽核sign-off驅(qū)動(dòng)的設(shè)計(jì)收斂 將Galaxy^R的黃金標(biāo)準(zhǔn)簽核工具PrimeTime^R和Star-RCXT^TM與物理實(shí)現(xiàn)過程緊密地結(jié)合起來(lái)，大幅地縮短了達(dá)成設(shè)計(jì)收斂所需的時(shí)間。通過增量式地運(yùn)行sign-off使關(guān)鍵時(shí)序的區(qū)域達(dá)到收斂，IC Compiler能夠在高精確度的情況下保持快速的處理吞吐量。這些創(chuàng)新都讓設(shè)計(jì)人員能夠達(dá)成更高的設(shè)計(jì)可預(yù)期性，避免代價(jià)高昂的設(shè)計(jì)余量，并且縮短獲得最終結(jié)果的時(shí)間。
• 成品率設(shè)計(jì)（DFY）將業(yè)界首項(xiàng)應(yīng)用于成品率降低防止和糾正的技術(shù)創(chuàng)新加入Galaxy設(shè)計(jì)平臺(tái)。在IC Compiler中，這些DFY創(chuàng)新能夠?qū)崿F(xiàn)針對(duì)成品率、時(shí)序、面積、功耗、可布通性和信號(hào)完整性進(jìn)行并發(fā)地優(yōu)化。通過將這些DFY技術(shù)創(chuàng)新與Synopsys業(yè)界領(lǐng)先的可制造性設(shè)計(jì)解決方案結(jié)合起來(lái)，設(shè)計(jì)人員就能在整個(gè)設(shè)計(jì)流程中定位缺陷的根源。
• 為物理設(shè)計(jì)提供全面支持的其它特點(diǎn)
• 物理設(shè)計(jì)的可測(cè)試性優(yōu)化
• 全面的低功耗設(shè)計(jì)功能
• 層次化的和扁平的布局規(guī)劃
• 自動(dòng)宏模塊布局
• 電源網(wǎng)絡(luò)設(shè)計(jì)
• 芯片完成支持
• 在整個(gè)流程中支持TCL
• PrimeTime風(fēng)格的分析能力
• TrueVue照相真實(shí)感可視化技術(shù)