Synopsys Platform Architect的新任務(wù)圖生成技術(shù)能自動捕捉探索下一代SoC架構(gòu)所需的關(guān)鍵性能要求
亮點：
- 系統(tǒng)企業(yè)及其半導(dǎo)體供應(yīng)商將采用虛擬原型技術(shù)校準下一代SoC的架構(gòu)規(guī)格
- 要預(yù)測下一代SoC架構(gòu)的性能和功率，就需要了解應(yīng)用程序的處理特征和通信特征
- 任務(wù)圖可描述這些特征，方便進行早期分析和有效探索候選SoC架構(gòu)的性能和功率
- Synopsys Platform Architect中的新任務(wù)圖生成器會自動根據(jù)目標軟件應(yīng)用，如操作系統(tǒng)、網(wǎng)頁瀏覽圖形捕捉和視頻播放，創(chuàng)建任務(wù)圖
- 任務(wù)圖支持系統(tǒng)和半導(dǎo)體企業(yè)更加輕松地在供應(yīng)鏈內(nèi)傳達要求
新思科技（Synopsys, Inc.，納斯達克股票代碼：SNPS）日前宣布：推出能在供應(yīng)鏈中輕松共享架構(gòu)性能要求的虛擬原型關(guān)鍵技術(shù)。最近發(fā)布的Platform Architect?解決方案采用了任務(wù)圖生成器（TGG）技術(shù)，可自動從軟件應(yīng)用程序中提取關(guān)鍵性能特征，從而支持架構(gòu)探索，優(yōu)化下一代多核系統(tǒng)級芯片（SoC）的性能和功率。TGG支持系統(tǒng)架構(gòu)團隊更輕松地與其半導(dǎo)體供應(yīng)商共享精確的應(yīng)用程序工作負載模型，在供應(yīng)鏈內(nèi)實現(xiàn)更高效的合作。 日本電裝公司基礎(chǔ)電子研發(fā)部門的項目經(jīng)理Takashi Abe表示：“為了應(yīng)對日益增長的軟件內(nèi)容，汽車電子系統(tǒng)中越來越多地使用多核架構(gòu)。使用Platform Architect中的TGG功能，我們能夠捕獲現(xiàn)有軟件的關(guān)鍵特征，得出高度準確的下一代多核架構(gòu)的性能。在早期的規(guī)劃階段中使用這種方法，我們就能夠確保系統(tǒng)規(guī)格滿足這些應(yīng)用程序苛刻的性能要求。”
使用Platform Architect，半導(dǎo)體供應(yīng)商就能根據(jù)系統(tǒng)客戶的軟件應(yīng)用程序要求定義下一代SoC的架構(gòu)規(guī)格。系統(tǒng)設(shè)計人員可以映射TGG生成的軟件工作負載模型，得到任務(wù)圖，以便處理SoC中的資源。這允許他們在開發(fā)周期之初就探索、分析和優(yōu)化下一代多核SoC架構(gòu)的性能和功率。因為任務(wù)圖是抽象的工作負載模型而不是真實的軟件，所以系統(tǒng)設(shè)計團隊能夠更輕易地按照可執(zhí)行規(guī)格與半導(dǎo)體供應(yīng)商共享這些內(nèi)容，改善供應(yīng)鏈中的合作。
TGG是一種應(yīng)用程序剖析技術(shù)，使用軟件執(zhí)行痕跡作為其輸入。通過在現(xiàn)有系統(tǒng)上運行感興趣的應(yīng)用程序，設(shè)計人員可以使用系統(tǒng)支持的TGG格式記錄其輸入，包括：
- 在任何基于Linux、Android和QNX的系統(tǒng)上執(zhí)行的操作系統(tǒng)級別的程序痕跡，包括現(xiàn)有硬件設(shè)備
- 在基于x86的系統(tǒng)上，使用Intel Pin指令工具執(zhí)行的函數(shù)級別的程序痕跡，以及在基于ARM的系統(tǒng)上使用Synopsys Virtualizer Development Kit（VDK）虛擬原型或ARM? DS-5 Development Studio執(zhí)行的函數(shù)級別的程序痕跡
TGG分析執(zhí)行痕跡，提取感興趣的應(yīng)用程序的處理和通信要求，包括任務(wù)級并行和依賴關(guān)系、每個任務(wù)的處理周期以及內(nèi)存讀寫訪問，由此生成任務(wù)圖工作負載模型，以便在Platform Architect中進行性能分析和建立新架構(gòu)基準。
Synopsys Verification Group虛擬原型研發(fā)副總裁Eshel Haritan表示：“取得性能和能效的恰當(dāng)平衡是避免設(shè)計不足和過度設(shè)計的關(guān)鍵。使用Platform Architect的任務(wù)圖生成器，系統(tǒng)設(shè)計人員可以獲得關(guān)鍵SoC應(yīng)用程序的真實系統(tǒng)級基準視圖，支持系統(tǒng)設(shè)計團隊在交付最終硬件和軟件前數(shù)月探索和優(yōu)化新架構(gòu)的性能和功率，從而降低風(fēng)險，改善成果。”
可用性與資源
Synopsys現(xiàn)已推出采用TGG技術(shù)的Platform Architect。
要了解Platform Architect MCO，請訪問： www.synopsys.com/platformarchitect
關(guān)于Synopsys
新思科技（Synopsys, Inc.，納斯達克股票市場代碼：SNPS）是各家創(chuàng)新公司在從芯片（Silicon）到軟件（Software?）等多個領(lǐng)域內(nèi)的合作伙伴，這些公司開發(fā)了我們每天所依賴的電子產(chǎn)品和軟件應(yīng)用。作為世界第15大軟件公司，Synopsys長期以來一直是電子設(shè)計自動化（EDA）和半導(dǎo)體IP領(lǐng)域內(nèi)的全球領(lǐng)導(dǎo)者，其在軟件質(zhì)量和安全解決方案領(lǐng)域內(nèi)的領(lǐng)導(dǎo)力也正在提升。無論您是創(chuàng)造先進半導(dǎo)體產(chǎn)品的SoC設(shè)計人員，還是編寫需要最高質(zhì)量和安全性的應(yīng)用軟件開發(fā)人員，Synopsys都有開發(fā)各種創(chuàng)新的、高質(zhì)量和安全的產(chǎn)品所需的解決方案。更多信息，請訪問www.synopsys.com。
– See more at: https://www.synopsys.com/China/press-releases/Pages/20170314-Virtual-Prototyping.aspx#sthash.6id3ai63.dpuf
]]>提供業(yè)界最快的硬件加速性能和可擴展性
新思科技（Synopsys, Inc.，納斯達克股票代碼：SNPS）日前宣布：展訊公司采用Synopsys的ZeBu Server硬件加速器作為其高級移動SoC的標準化開發(fā)平臺。憑借高性能、可擴展性以及與Synopsys的Virtualizer?虛擬原型設(shè)計解決方案的集成，ZeBu Server可讓Android引導(dǎo)40分鐘完成，并提供5 MHz的硬件加速性能，允許展訊縮短最新移動SoC平臺的上市時間。
展訊市場營銷部的助理副總裁Bravo Lee說：“展訊開發(fā)了業(yè)界領(lǐng)先的移動芯片組，如我們最新的中高級智能手機單芯片解決方案。我們將ZeBu作為標準化平臺是因為ZeBu Server具備高性能的特點，并且可以幫我們提前三個月完成移動SoC驗證、軟件bring-up和validation”。
Synopsys ZeBu Server-3提供業(yè)界最高性能的硬件加速解決方案，支持展訊基于ARM?和x86處理器的SoC和LTE調(diào)制解調(diào)器產(chǎn)品組合實現(xiàn)更快的驗證和更早的軟件bring-up。通過將ZeBu Server與LTE信號試驗器（基站仿真器）和基于軟件的LTE基站相連接，展訊可加速設(shè)計驗證。展訊還能擴大測試范圍，涵蓋復(fù)雜使用情形，如在SoC上運行Android應(yīng)用程序的同時測試LTE調(diào)制解調(diào)器數(shù)據(jù)鏈接活動。
Synopsys Verification Group的工程副總裁Rohit Vora說：“我們看到高性能硬件加速系統(tǒng)的需求不斷增長，促進了多個設(shè)計類的SoC軟件和驗證團隊的擴張。過去幾年，Synopsys在硬件加速領(lǐng)域投入了大量研發(fā)投資，使我們的客戶將高級SoC的上市時間縮短了數(shù)月?！?/p>
關(guān)于Synopsys
新思科技（Synopsys, Inc.，納斯達克股票市場代碼：SNPS）是各家創(chuàng)新公司在從芯片（Silicon）到軟件（Software?）等多個領(lǐng)域內(nèi)的合作伙伴，這些公司開發(fā)了我們每天所依賴的電子產(chǎn)品和軟件應(yīng)用。作為世界第15大軟件公司，Synopsys長期以來一直是電子設(shè)計自動化（EDA）和半導(dǎo)體IP領(lǐng)域內(nèi)的全球領(lǐng)導(dǎo)者，其在軟件質(zhì)量和安全解決方案領(lǐng)域內(nèi)的領(lǐng)導(dǎo)力也正在提升。無論您是創(chuàng)造先進半導(dǎo)體產(chǎn)品的SoC設(shè)計人員，還是編寫需要最高質(zhì)量和安全性的應(yīng)用軟件開發(fā)人員，Synopsys都有開發(fā)各種創(chuàng)新的、高質(zhì)量和安全的產(chǎn)品所需的解決方案。更多信息，請訪問www.synopsys.com。
###
Synopsys is a registered trademark, and Discovery is a trademark, of Synopsys, Inc. All other trademarks or registered trademarks mentioned in this release are the intellectual property of their respective owners.
聯(lián)絡(luò):
芯橋技術(shù)
010-34616270
info@sitchip.com
– See more at: https://www.synopsys.com/China/press-releases/Pages/20170306-Spreadtrum-Standardizes-on-Synopsys-ZeBu-Server-Emulation-System-for-Advanced-Mobile-SoCs.aspx#sthash.DMwG5IDU.dpuf
]]>TetraMAX II ATPG將測試向量生成速度加快了10倍并將向量減少了50%
亮點：
- TetraMAX II ATPG將測試生成時間降低了一個數(shù)量級，從一周以上減少為數(shù)天，同時將測試向量減少了50%
- Socionext證實，在其設(shè)計中的SoC，TetraMAX II ATPG降低了測試能耗
- 由于與以前的TetraMAX ATPG解決方案兼容，TetraMAX II ATPG可以輕而易舉地在Socionext的工作流程中運行
新思科技（Synopsys, Inc.，納斯達克股票市場代碼：SNPS）今日宣布，與以前的TetraMAX ATPG解決方案相比，TetraMAX? II ATPG使Socionext的測試向量生成時間大幅減少，從一周以上減少為數(shù)天，同時減少了50%的向量生成。Socionext正計劃將其用于28nm的SoC設(shè)計。為解決企業(yè)實現(xiàn)高質(zhì)量測試目標并縮短SoC設(shè)計時間的挑戰(zhàn)，Socionext輕而易舉地將TetraMAX II ATPG融入流程中，并證實此舉可以顯著改善結(jié)果。TetraMAX II ATPG可在數(shù)天之內(nèi)提供基于硬件的先進低能耗測試向量，而上一代ATPG則需要十天時間。Socionext將與Synopsys開展合作，將TetraMAX II ATPG應(yīng)用于未來的SoC設(shè)計中。
Socionext SoC設(shè)計部門總經(jīng)理Taichiro Sasabe表示：“我們嚴苛的上市時間和高質(zhì)量制造測試目標促使我們重新評估我們的ATPG需求。在我們與Synopsys的長期合作中，我們評估了TetraMAX II，并且欣喜地發(fā)現(xiàn)TetraMAX II可以將測試向量減少50%之多，同時運行速度也比上一代TetraMAX ATPG快10倍。此外，由于TetraMAX II與TetraMAX兼容，我們能夠快速地在設(shè)計流程中融入TetraMAX II。我們相信，TetraMAX II將滿足我們對于更快的低能耗測試生成和高測試質(zhì)量的需求?！?/p>
TetraMAX II ATPG建立在速度極快、節(jié)約內(nèi)存并為生成向量和診斷缺陷部件而優(yōu)化過的新引擎上。這些創(chuàng)新顯著減少了測試向量，將運行時間從數(shù)天變?yōu)閿?shù)小時。無論設(shè)計尺寸如何，TetraMAX II ATPG都可以利用所有服務(wù)器內(nèi)核，勝過以往的解決方案。對經(jīng)過生產(chǎn)驗證的用戶和工具界面進行重用的能力確保了設(shè)計人員能快速、無風(fēng)險地在其最具挑戰(zhàn)的設(shè)計中部署TetraMAX II ATPG。TetraMAX II ATPG利用與DFTMAX?壓縮、PrimeTime?時序分析和StarRC?提取等Synopsys Galaxy? Design Platform工具，以及Yield Explorer?以設(shè)計為中心的成品率分析等Synopsys工具建立的鏈接，提供最高質(zhì)量的測試和最快、最富成效的工作流程。
Synopsys產(chǎn)品營銷副總裁Bijan Kiani表示：“Synopsys將滿足我們所有客戶對于嚴苛的上市時間和較高的測試質(zhì)量的需求，如Socionext。我們與Socionext的長期合作一直在證明，利用先進的工具和方法能帶來巨大的好處，如TetraMAX II ATPG所帶來的好處一樣。繼運行時間和質(zhì)量結(jié)果后，Socionext還從評估中看到，我們期望與他們就其他新設(shè)計進行合作，滿足他們極具挑戰(zhàn)性的測試需求?！?/p>
關(guān)于Synopsys基于合成的測試解決方案
Synopsys基于合成的測試解決方案包含用于功率感知型邏輯測試和物理診斷的DFTMAX Ultra、DFTMAX、TetraMAX和TetraMAX II技術(shù)，用于系統(tǒng)內(nèi)自檢的DFTMAX LogicBIST，用于可測試性分析的SpyGlass? DFT ADV，用于對SoC上的模擬/混合信號IP、數(shù)字邏輯塊、內(nèi)存和接口IP進行自動分級測試的DesignWare? STAR Hierarchical System，用于嵌入式測試、維修和診斷的DesignWare STAR Memory System?，Z01X?故障模擬程序，Yield Explorer以設(shè)計為中的成品率分析，以及用于CAD導(dǎo)航的Camelot?軟件系統(tǒng)。Synopsys的測試解決方案結(jié)合了Design Compiler? RTL合成與嵌入式測試技術(shù)，以優(yōu)化時序、能耗、面積、測試擁堵和功能邏輯，從而縮短了結(jié)果產(chǎn)生時間。Synopsys測試解決方案提供跨Synopsys Galaxy Design Platform的緊密集成，包括Design Compiler synthesis、IC Compiler? II布局布線和PrimeTime時序分析，可在支持更短周轉(zhuǎn)時間的同時滿足設(shè)計和測試目標，實現(xiàn)更高的缺陷覆蓋和更快的成品率提高。
關(guān)于Synopsys
新思科技（Synopsys, Inc.，納斯達克股票市場代碼：SNPS）是各家創(chuàng)新公司在從芯片（Silicon）到軟件（Software?）等多個領(lǐng)域內(nèi)的合作伙伴，這些公司開發(fā)了我們每天所依賴的電子產(chǎn)品和軟件應(yīng)用。作為世界第15大軟件公司，Synopsys長期以來一直是電子設(shè)計自動化（EDA）和半導(dǎo)體IP領(lǐng)域內(nèi)的全球領(lǐng)導(dǎo)者，其在軟件質(zhì)量和安全解決方案領(lǐng)域內(nèi)的領(lǐng)導(dǎo)力也正在提升。無論您是創(chuàng)造先進半導(dǎo)體產(chǎn)品的SoC設(shè)計人員，還是編寫需要最高質(zhì)量和安全性的應(yīng)用軟件開發(fā)人員，Synopsys都有開發(fā)各種創(chuàng)新的、高質(zhì)量和安全的產(chǎn)品所需的解決方案。更多信息，請訪問www.synopsys.com。
###
Synopsys is a registered trademark, and Discovery is a trademark, of Synopsys, Inc. All other trademarks or registered trademarks mentioned in this release are the intellectual property of their respective owners.
聯(lián)絡(luò):
芯橋技術(shù)
010-34616270
info@sitchip.com
– See more at: https://www.synopsys.com/China/press-releases/Pages/20170124-Socionext-Accelerates-Test-Generation-and-Lowers-Test-Cost-Using-Synopsys-TetraMAX-II.aspx#sthash.dUd2Qqh3.dpuf
]]>
2016年5月17日
上海卓美亞喜馬拉雅酒店/ 3層
一年一度的Synopsys中國用戶大會暨技術(shù)論壇即將開啟！此次用戶大會暨技術(shù)研討會將于2016年5月17日在上海浦東的卓美亞喜馬拉雅酒店舉行。
會議亮點：
- 總裁兼聯(lián)席CEO陳志寬博士和特邀的嘉賓ARM全球營銷和戰(zhàn)略聯(lián)盟副總裁Ian Ferguson將進行主題演講
- Synopsys專家技術(shù)團隊及用戶將為您帶來超過25篇先進技術(shù)及設(shè)計的演講（包括Synthesis & Test, P&R and Signoff, Custom Design & AMS, The Verification Continuum, IP & Prototyping）
- 您將有機會與超過500位IC設(shè)計業(yè)者及設(shè)計團隊進行交流溝通
我們還提供精選出的全球和中國優(yōu)秀SNUG論文報告，這是您對前沿技術(shù)進行了解、學(xué)習(xí)，并且和專家進行面對面技術(shù)研討的寶貴機會。
準備好了嗎？注冊很簡單！流程如下：
1.?? ?點擊registration link? ，用您的企業(yè)郵箱進行注冊。
2.?? ?系統(tǒng)會自動發(fā)送郵件到您的郵箱。
3.?? ?請您參考會議日程，并填寫好您的相關(guān)信息，完成注冊。
真摯地邀請您參與本次SNUG China！
The SNUG China Team
Your Innovation, Your Community
如有任何疑惑，請聯(lián)系：Reg_China@synopsys.com
]]>
Aachen, Germany / Shanghai, PRC: China has become one of the most exciting markets for multicore based products worldwide. Since last fall, Silexica has teamed up with?Silicon Intertech?(SiT) in Shanghai to accelerate its business development in China. After having received very positive initial feedback Silexica will tour China this month. Training workshops on the?SLX Tool Suite?will be held in Beijing on March 22 and in Shanghai on March 24. Silexica cordially invites you to?participate?in these workshops and is looking forward to learning more about your multicore challenges.
Additionally, Prof. Dr. Rainer Leupers, Chief Scientist of Silexica, will lecture top engineers at Tsinghua University in Beijing later this year – details to follow.
過去的十年中，從單核系統(tǒng)向多核系統(tǒng)的全面轉(zhuǎn)變成為了計算領(lǐng)域中最具革命性和最激動人心的一項新技術(shù)。Silexica于2014年在德國亞琛成立，致力于提供多核軟件開發(fā)優(yōu)化自動化工具，獲得2014年德國Weconomy創(chuàng)新大獎、2015年全球領(lǐng)先Embedded World大展軟件工具類金獎以及入圍2016年德國硅谷孵化器計劃。在公司成立后短短幾年間，Silexica在全球范圍內(nèi)已經(jīng)用自行研發(fā)的創(chuàng)新軟件工具幫助了數(shù)家公司，和我們的客戶一起，我們解決了很多技術(shù)問題也面臨了許多挑戰(zhàn)。我們致力于提高用戶多核產(chǎn)品的功能和各級性能，盡可能引入自動化和優(yōu)化技術(shù)及將其整合到多核系統(tǒng)的研發(fā)過程中，最終大幅度地提高多核系統(tǒng)產(chǎn)品的開發(fā)效率。
Silexica與其中國地區(qū)經(jīng)銷代理芯橋技術(shù)誠摯邀請您參加SLX Tool Suite中國地區(qū)培訓(xùn)會：
- 時間/地點：2016年3月22日 北京，2016年3月24日 上海。
- 培訓(xùn)內(nèi)容：SLX Tool Suite工具介紹和上機實戰(zhàn)，包括SLX Parallelizer/SLX Mapper/SLX Generator。
詳細內(nèi)容和注冊信息請點擊這里以及SLX Tool Suite產(chǎn)品中文介紹。今年九月份，Silexica首席科學(xué)家Prof. Dr. Rainer Leupers將親自在清華大學(xué)講學(xué)多核芯片設(shè)計技術(shù)，我們期待在中國熱土上和您探討多核技術(shù)和挑戰(zhàn)！
三月中國見！
?
]]>DesignWare EV處理器系列提供更快的目標監(jiān)測并顯著降低功耗
- 亮點：
- 全新DesignWare EV嵌入式視覺處理器系列顯著地提升了諸如視頻監(jiān)控、手勢識別和目標監(jiān)測等嵌入式視覺應(yīng)用的精準度和性能
- 專為視覺應(yīng)用而優(yōu)化的多核架構(gòu)提供超過1000GOPS/W的性能，其功耗效率比其它可用的視覺處理器高5倍
- 基于諸如OpenCV和OpenVX等多種新興嵌入式視覺標準的綜合編程環(huán)境可簡化應(yīng)用軟件開發(fā)
新思科技公司（Synopsys, Inc.，納斯達克股票市場代碼：SNPS）日前宣布：其全新DesignWare? EV視覺處理器產(chǎn)品系列中的首批產(chǎn)品開始供貨。該系列的EV52和EV54視覺處理器是完全可編程和可配置的視覺處理器IP核，它們結(jié)合了軟件解決方案的靈活性與專用硬件的低成本和低功耗特性。EV處理器以超過1000GOPS/W的性能實現(xiàn)了卷積神經(jīng)網(wǎng)絡(luò)（CNN），從而能夠僅以其他視覺解決方案的一小部分功耗，實現(xiàn)對諸如面部、行人和手勢等多樣化的目標快速而準確的監(jiān)測。為了加速應(yīng)用軟件開發(fā)，EV處理器系列得到了基于OpenCV和OpenVX等等現(xiàn)有和新興的嵌入式視覺標準，以及Synopsys的MetaWare開發(fā)工具包的綜合性軟件編程環(huán)境的支持。通過把專為視覺數(shù)據(jù)處理而優(yōu)化的高性能硬件與高效編程工具結(jié)合在一起， EV處理器成為了各種嵌入式視覺應(yīng)用的一種理想解決方案，包括視頻監(jiān)控、手勢識別和目標監(jiān)測等應(yīng)用。
“在包括安全設(shè)備、游戲設(shè)備和汽車電子等諸多產(chǎn)品中，嵌入式系統(tǒng)從各種視覺輸入中提取觀測結(jié)果的能力正在變得越來越重要，這正是對擁有更高性能和更高能效的視覺處理功能的驅(qū)動性需求，”嵌入式視覺聯(lián)盟（Embedded Vision Alliance）創(chuàng)始人Jeff Bier表示。”像Synopsys的DesignWare EV處理器這樣的專用處理器可以幫助設(shè)計人員為其視覺應(yīng)用實現(xiàn)想要的性能，而同時僅需適用于便攜式設(shè)備的功耗等級。”
高性能多核硬件
EV處理器系列包含多個高性能處理內(nèi)核，可在典型的28nm工藝技術(shù)中實現(xiàn)高達1GHz的運行速率。EV處理器系列也實現(xiàn)了一種前饋卷積神經(jīng)網(wǎng)絡(luò)（CNN）結(jié)構(gòu)，它支持一個可編程的點對點串流互連網(wǎng)絡(luò)，以用于快速和準確的目標監(jiān)測這一視覺處理的關(guān)鍵任務(wù)。執(zhí)行單元處理器的數(shù)量可配置，開發(fā)人員能夠在視覺應(yīng)用中利用通用的任務(wù)級和數(shù)據(jù)級并行處理功能，去執(zhí)行復(fù)雜的圖像和視頻識別算法，同時僅消耗市場上其它可用視覺處理器五分之一的功耗。
高生產(chǎn)率的編程工具
一個完整的、包括OpenVX和OpenCV庫、以及Synopsys的MetaWare開發(fā)工具包的軟件編程環(huán)境，簡化了Synopsys EV處理器系列的應(yīng)用軟件開發(fā)?？捎糜贓V處理器的OpenCV源程序視覺庫提供了用于實時計算機視覺的2500多種功能。這些處理器都是可編程的，同時可以被”訓(xùn)練”從而支持任何監(jiān)測目標圖形。OpenVX框架包括43個標準計算機視覺內(nèi)核， 它們已專為運行在EV處理器上而進行了諸如邊緣監(jiān)測、圖像金字塔創(chuàng)建和光流估計等優(yōu)化。用戶們也可定義新的OpenVX內(nèi)核（kernel），為其目前的視覺應(yīng)用帶來靈活性，同時滿足未來目標監(jiān)測的需求。OpenVX內(nèi)核可以在運行時分配給EV處理器的多個單元執(zhí)行，從而簡化了處理器的編程。完整的工具套件和源程序庫、以及可提供的參考設(shè)計使得設(shè)計人員能夠高效的構(gòu)建、調(diào)試、評估和優(yōu)化其嵌入式視覺系統(tǒng)。
方便的SoC集成
EV處理器專為無縫地集成到SoC中而設(shè)計。他們可與任何的主處理器搭配使用并與其并行工作。EV系列通過信息傳遞和中斷來支持與主處理器的同步。此外，EV處理器的內(nèi)存可映射到主處理器。這些特點使得主處理器能夠保持控制，同時使所有的視覺處理都能夠被卸載到EV處理器上，這樣可降低功耗并且加速結(jié)果呈現(xiàn)。EV處理器可以存取儲存在SoC內(nèi)存映射區(qū)域內(nèi)的數(shù)據(jù)，或在需要的情況下，通過ARM?AMBA?AXIT?標準系統(tǒng)接口獨立地存取芯片外數(shù)據(jù)源提供的圖像數(shù)據(jù)。
“嵌入式視覺正在從視頻監(jiān)控到消費性產(chǎn)品和游戲設(shè)備等一系列多樣化的應(yīng)用中推動創(chuàng)新，”Synopsys IP和原型設(shè)計市場副總裁John Koeter表示。”Synopsys的全新EV處理器系列提供完美的目標監(jiān)測精度和5倍的功效優(yōu)化，同時提供了一個全面的視覺程序庫和一個強大的軟件編程環(huán)境的支持。這種結(jié)合使設(shè)計團隊能夠把嵌入式視覺功能更快地集成到更多的系統(tǒng)中，同時功耗比現(xiàn)有的解決方案大大降低。”
供貨
DesignWare EV52和EV54處理器計劃于2015年5月供貨。更多有關(guān)Synopsys的嵌入式視覺處理器的信息，請訪問：http://www.synopsys.com/dw/ipdir.php?ds=ev52-ev54
Synopsys加速了全球電子市場中的創(chuàng)新。作為電子設(shè)計自動化（EDA）和半導(dǎo)體IP領(lǐng)域內(nèi)的一位領(lǐng)導(dǎo)者，其軟件、IP和服務(wù)幫助工程師應(yīng)對設(shè)計、驗證、系統(tǒng)和制造中的各種挑戰(zhàn)。自1986年以來，全世界的工程師使用Synopsys的技術(shù)已經(jīng)設(shè)計和創(chuàng)造了數(shù)十億個芯片和系統(tǒng)。更多信息，請訪問：http://www.synopsys.com。
]]>
Ramon公司的RC多核心處理器可以與64位的CEVA-X1643DSP集成，這種解決方案可以大大提升并行處理能力，可以被廣泛的應(yīng)用在衛(wèi)星通信領(lǐng)域、探測及科學(xué)探索應(yīng)用領(lǐng)域。
據(jù)2015年5月19日MOUNTAIN VIEW報道，全球DSP主要生產(chǎn)商CEVA公司與Ramon Chip公司宣布合作，雙方將致力于開發(fā)用于空間應(yīng)用的具有抗輻照工藝的ASIC設(shè)計解決方案，目前已有的方案就是集成在RC64 64核心并行處理器中的CEVA-X1643的解決方案，主要面向高要求和高保障的空間應(yīng)用領(lǐng)域。Ramon在RC64處理器中集成了64位CEVA-X1643 DSP核，這種方案可以大大提升運算性能，對于下一代衛(wèi)星通信、地球觀測以及科學(xué)研究或其他應(yīng)用都將會有重要影響，成為核心技術(shù)。
RC64 是 65nm CMOS工藝 并行處理器，提供 384 GOP、 38 GFLOPS和 60 Gbps 的數(shù)據(jù)速率。每個 64 CEVA-X 1643 芯有直接訪問 4 MB 共享內(nèi)存，除了專用內(nèi)存和緩存，包括支持 ECC。核心在運行時被并行任務(wù)的硬件同步器自動管理，有利幾乎完美的實現(xiàn)核芯之間動態(tài)負載平衡，提高任務(wù)交換效率并降低延遲時間。
Ramon Chip首席執(zhí)行官 Prof. Ran Ginosar說：近二十年來底層處理器技術(shù)在衛(wèi)星都沒有改動大多，對于今天的處理密集型應(yīng)用程序，導(dǎo)致性能不佳。我們新的 RC64 處理器基于 CEVA-X 1643 DSP 承諾要改變這一瓶頸，杰出性能、 可編程性和可擴展性可滿足下一代衛(wèi)星系統(tǒng)，多類型最新的衛(wèi)星通信、 研究和觀測應(yīng)用程序所需的大規(guī)模并行處理。
CEVA的營銷副總裁Eran Briman說：很高興能與Ramon Chip公司合作，共同致力于開發(fā)基于CEVA DSP核心的用在衛(wèi)星上的最大規(guī)模的多核并行處理器RC64。其中大規(guī)模多核并行處理能力是高性能空間計算的關(guān)鍵，我們公司的CEVA-X1643性能可以滿足Ramon Chip公司提出的這些苛刻的要求。
CEVA-X 1643 DSP 核心采用單指令多數(shù)據(jù) (SIMD) 的處理能力可提供非常長的指令字 (VLIW)組合。其 32 位編程模型支持高度的并行性，包括每個周期可處理最多八個指令和每個周期 16 SIMD 操作的能力。它配備了高性能基于 AXI 的內(nèi)存子系統(tǒng)，采用完全緩存的指令和數(shù)據(jù)記憶帶 ECC，支持多核和眾核架構(gòu)設(shè)計，并包括Power Scaling Unit (PSU)，提供動態(tài)和漏電功耗的高級電源管理。有關(guān)詳細信息，請訪問 http://www.ceva-dsp.com/CEVA-X1643。
關(guān)于Ramon Chip公司的介紹
Ramon Chip公司是一家專注于空間應(yīng)用領(lǐng)域具備抗輻照的VLSI/ASIC設(shè)計公司。公司經(jīng)驗證過的RadSafe?核心技術(shù)不僅在空間應(yīng)用復(fù)雜環(huán)境下針對空間粒子效應(yīng)具有很高免疫性和抗輻照性能，還具備很高的集成度，很高的性能，同時保持較低的功耗。公司參與了 2020 年地平線研究項目，包括 VHiSSI、 QI2S 和 MacSpace 。其他信息，請訪問 www.ramon-chips.com。
Ramon Chips Licenses CEVA-X DSP for High Performance Computing for Space Applications
RC64 multi-core processor from Ramon integrates sixty-four CEVA-X1643 DSPs, enabling massively parallel processing for satellite communication, observation and science research applications
MOUNTAIN VIEW, Calif., May 19, 2015 /PRNewswire/ —?CEVA, Inc. (NASDAQ: CEVA), the leading licensor of DSP and IP platforms for cellular, multimedia and connectivity, today announced that Ramon Chips, Ltd., a fabless semiconductor company focused on developing unique Radiation Hardened ASIC solutions for space applications, has licensed the CEVA-X1643 for its RC64 64-core parallel processor, targeting high performance space computations. Ramon will integrate sixty-four CEVA-X1643 DSPs into the RC64 processor, delivering a huge leap in computational power for next-generation satellites deployed for communications, earth observation, science and many other applications.
Logo – http://photos.prnewswire.com/prnh/20120808/SF53702LOGO
RC64 is a 65nm CMOS parallel processor, providing 384 GOPS, 38 GFLOPS and 60 Gbps data rate. Each of the 64 CEVA-X1643 cores has direct access to a 4MB shared memory, in addition to private memories and caches, including support for ECC. The cores are managed at runtime by a hardware synchronizer that automatically manages parallel tasks, enabling nearly-perfect dynamic load balancing among the cores and facilitates task switching at a very high rate and very low latency.
“The underlying processor technologies in satellites have remained mostly unchanged for nearly two decades, resulting in poor performance for today’s processing-intensive applications,” said Prof. Ran Ginosar, CEO at Ramon Chips. “Our new RC64 processor based on the CEVA-X1643 DSP promises to change this, bringing outstanding performance, programmability and scalability to next-generation satellite systems, and enabling the massively parallel processing required for many of the latest satellite communications, research and observation applications.”
“We are excited to work with Ramon Chips on the development of their RC64 64 DSP satellite processor, one of the largest multi-core use cases for our DSPs,” said Eran Briman, vice president of marketing at CEVA. “Massively parallel processing is key for high performance space computing and the CEVA-X1643 delivers exceptional capabilities for the demanding use cases that Ramon is targeting.”
The CEVA-X1643 DSP core, features a Very Long Instruction Word (VLIW) architecture combined with Single Instruction Multiple Data (SIMD) capabilities. Its 32-bit programming model supports a high degree of parallelism, including the ability to process up to eight instructions per cycle, and 16 SIMD operations per cycle. It is equipped with a high performance AXI-based memory sub-system, adopts fully-cached instruction and data memories with ECC, supports multi-core and many-core architectures, and includes an innovative Power Scaling Unit (PSU), which provides advanced power management for both dynamic and leakage power. For more information, visit http://www.ceva-dsp.com/CEVA-X1643.
About Ramon Chips
Ramon Chips is a fabless semiconductor company focused on developing unique Radiation Hardened VLSI /ASIC solutions for space applications. Our silicon proven RadSafe? technology provides extreme high immunity to all space radiation effects in LEO, GEO and outer space missions, while maintaining high density, high performance and low power. The company participates in a number of Horizon 2020 research programs, including VHiSSI, QI2S and MacSpace. For additional information, visit www.ramon-chips.com.
]]>
DesignWare EV處理器系列提供更快的目標監(jiān)測并顯著降低功耗
- 亮點：
- 全新DesignWare EV嵌入式視覺處理器系列顯著地提升了諸如視頻監(jiān)控、手勢識別和目標監(jiān)測等嵌入式視覺應(yīng)用的精準度和性能
- 專為視覺應(yīng)用而優(yōu)化的多核架構(gòu)提供超過1000GOPS/W的性能，其功耗效率比其它可用的視覺處理器高5倍
- 基于諸如OpenCV和OpenVX等多種新興嵌入式視覺標準的綜合編程環(huán)境可簡化應(yīng)用軟件開發(fā)
新思科技公司（Synopsys, Inc.，納斯達克股票市場代碼：SNPS）日前宣布：其全新DesignWare? EV視覺處理器產(chǎn)品系列中的首批產(chǎn)品開始供貨。該系列的EV52和EV54視覺處理器是完全可編程和可配置的視覺處理器IP核，它們結(jié)合了軟件解決方案的靈活性與專用硬件的低成本和低功耗特性。EV處理器以超過1000GOPS/W的性能實現(xiàn)了卷積神經(jīng)網(wǎng)絡(luò)（CNN），從而能夠僅以其他視覺解決方案的一小部分功耗，實現(xiàn)對諸如面部、行人和手勢等多樣化的目標快速而準確的監(jiān)測。為了加速應(yīng)用軟件開發(fā)，EV處理器系列得到了基于OpenCV和OpenVX等等現(xiàn)有和新興的嵌入式視覺標準，以及Synopsys的MetaWare開發(fā)工具包的綜合性軟件編程環(huán)境的支持。通過把專為視覺數(shù)據(jù)處理而優(yōu)化的高性能硬件與高效編程工具結(jié)合在一起， EV處理器成為了各種嵌入式視覺應(yīng)用的一種理想解決方案，包括視頻監(jiān)控、手勢識別和目標監(jiān)測等應(yīng)用。
“在包括安全設(shè)備、游戲設(shè)備和汽車電子等諸多產(chǎn)品中，嵌入式系統(tǒng)從各種視覺輸入中提取觀測結(jié)果的能力正在變得越來越重要，這正是對擁有更高性能和更高能效的視覺處理功能的驅(qū)動性需求，”嵌入式視覺聯(lián)盟（Embedded Vision Alliance）創(chuàng)始人Jeff Bier表示。”像Synopsys的DesignWare EV處理器這樣的專用處理器可以幫助設(shè)計人員為其視覺應(yīng)用實現(xiàn)想要的性能，而同時僅需適用于便攜式設(shè)備的功耗等級。”
高性能多核硬件
EV處理器系列包含多個高性能處理內(nèi)核，可在典型的28nm工藝技術(shù)中實現(xiàn)高達1GHz的運行速率。EV處理器系列也實現(xiàn)了一種前饋卷積神經(jīng)網(wǎng)絡(luò)（CNN）結(jié)構(gòu)，它支持一個可編程的點對點串流互連網(wǎng)絡(luò)，以用于快速和準確的目標監(jiān)測這一視覺處理的關(guān)鍵任務(wù)。執(zhí)行單元處理器的數(shù)量可配置，開發(fā)人員能夠在視覺應(yīng)用中利用通用的任務(wù)級和數(shù)據(jù)級并行處理功能，去執(zhí)行復(fù)雜的圖像和視頻識別算法，同時僅消耗市場上其它可用視覺處理器五分之一的功耗。
高生產(chǎn)率的編程工具
一個完整的、包括OpenVX和OpenCV庫、以及Synopsys的MetaWare開發(fā)工具包的軟件編程環(huán)境，簡化了Synopsys EV處理器系列的應(yīng)用軟件開發(fā)?？捎糜贓V處理器的OpenCV源程序視覺庫提供了用于實時計算機視覺的2500多種功能。這些處理器都是可編程的，同時可以被”訓(xùn)練”從而支持任何監(jiān)測目標圖形。OpenVX框架包括43個標準計算機視覺內(nèi)核， 它們已專為運行在EV處理器上而進行了諸如邊緣監(jiān)測、圖像金字塔創(chuàng)建和光流估計等優(yōu)化。用戶們也可定義新的OpenVX內(nèi)核（kernel），為其目前的視覺應(yīng)用帶來靈活性，同時滿足未來目標監(jiān)測的需求。OpenVX內(nèi)核可以在運行時分配給EV處理器的多個單元執(zhí)行，從而簡化了處理器的編程。完整的工具套件和源程序庫、以及可提供的參考設(shè)計使得設(shè)計人員能夠高效的構(gòu)建、調(diào)試、評估和優(yōu)化其嵌入式視覺系統(tǒng)。
方便的SoC集成
EV處理器專為無縫地集成到SoC中而設(shè)計。他們可與任何的主處理器搭配使用并與其并行工作。EV系列通過信息傳遞和中斷來支持與主處理器的同步。此外，EV處理器的內(nèi)存可映射到主處理器。這些特點使得主處理器能夠保持控制，同時使所有的視覺處理都能夠被卸載到EV處理器上，這樣可降低功耗并且加速結(jié)果呈現(xiàn)。EV處理器可以存取儲存在SoC內(nèi)存映射區(qū)域內(nèi)的數(shù)據(jù)，或在需要的情況下，通過ARM?AMBA?AXIT?標準系統(tǒng)接口獨立地存取芯片外數(shù)據(jù)源提供的圖像數(shù)據(jù)。
“嵌入式視覺正在從視頻監(jiān)控到消費性產(chǎn)品和游戲設(shè)備等一系列多樣化的應(yīng)用中推動創(chuàng)新，”Synopsys IP和原型設(shè)計市場副總裁John Koeter表示。”Synopsys的全新EV處理器系列提供完美的目標監(jiān)測精度和5倍的功效優(yōu)化，同時提供了一個全面的視覺程序庫和一個強大的軟件編程環(huán)境的支持。這種結(jié)合使設(shè)計團隊能夠把嵌入式視覺功能更快地集成到更多的系統(tǒng)中，同時功耗比現(xiàn)有的解決方案大大降低。”
]]>《更快地開發(fā)更好的軟件！》一書詳細地介紹了使開發(fā)人員在硬件可用前就能及早地進行軟件開發(fā)的方法
美國加利福尼亞州山景城，2014年11月5日——
亮點：
? 超過3000本的發(fā)行量表明：把虛擬原型設(shè)計作為一種加速軟件開發(fā)的方法，已成為業(yè)界越來越熱切的關(guān)注點，同時使用量也在不斷上升
? 《更快地開發(fā)出更好的軟件！（Better Software. Faster!）》是一本實用手冊，指導(dǎo)大家使用虛擬原型設(shè)計在硬件可提供前12個月就進行軟件開發(fā)、測試和調(diào)試
? 此專著包括12個來源于移動設(shè)備、消費性產(chǎn)品、工業(yè)和汽車企業(yè)的案例研究
? 現(xiàn)在可提供簡體中文和英文版本，日文版本將于今年年底提供
為加速芯片和電子系統(tǒng)創(chuàng)新而提供軟件、知識產(chǎn)權(quán)(IP)及服務(wù)的全球性領(lǐng)先供應(yīng)商新思科技公司(Synopsys, Inc.，納斯達克股票市場代碼：SNPS)日前宣布：其關(guān)于虛擬原型技術(shù)的專著《更快地開發(fā)出更好的軟件！（Better Software. Faster!）》已實現(xiàn)超過3000本的發(fā)行量，覆蓋了1000多家公司。此書的廣泛發(fā)行表明：業(yè)界正日漸把虛擬原型設(shè)計看作是一種可幫助他們在設(shè)計周期的更早階段就開始軟件開發(fā)并加速其項目進度的方法。Synopsys已將此書翻譯為簡體中文，日文版將于今年年底前提供。
“隨著移動設(shè)備上軟件內(nèi)容越來越多，如我們的平板電腦，提早開始軟件開發(fā)是很有必要的，”Info TMIC的芯片設(shè)計部門總監(jiān)Rongwei Jin說道?！拔覀儾捎锰摂M原型設(shè)計來提早進行軟件開發(fā)并縮短我們產(chǎn)品的上市時間?！陡斓亻_發(fā)更好的軟件!》一書提供對虛擬原型設(shè)計最佳實踐的深刻理解，我們相信這本專著的簡體中文版本將受到中國軟件開發(fā)人員的廣泛關(guān)注?！?/p>
《更快地開發(fā)更好的軟件!》是一本關(guān)于在可提供硬件之前就使用虛擬原型設(shè)計來開發(fā)、測試和調(diào)試軟件的實用手冊。此專著集聚了多家知名公司在采用了虛擬原型設(shè)計后得到的收獲及其最佳實踐，這些公司在通過部署虛擬原型設(shè)計平臺來大大提早軟件開發(fā)并加速項目進度方面擁有豐富的經(jīng)驗。虛擬原型設(shè)計是快速且功能完整的軟件模型，它們執(zhí)行未經(jīng)更改的生產(chǎn)代碼，并提供高效率的開發(fā)、調(diào)試和分析，從而可緩解軟件開發(fā)的挑戰(zhàn)同時提高效率，最終更快地開發(fā)出更好的產(chǎn)品。虛擬原型設(shè)計打破了只有硬件可提供后才能開始軟件開發(fā)的局限性，使用戶能夠“前移”軟件開發(fā)多達12個月。
“面對轉(zhuǎn)向多核設(shè)計和軟件內(nèi)容日益增加這樣的趨勢，我們需要更早地開始軟件開發(fā)，”ITRI 設(shè)計自動化技術(shù)部門總監(jiān)Tzu-Yi Yang說道?！跋瘛陡斓亻_發(fā)更好的軟件!》一書這樣內(nèi)容豐富的出版物對培養(yǎng)開發(fā)人員的最佳實踐至關(guān)重要。這本書被快速采用表明了世界各地的公司正越來越多地使用虛擬原型設(shè)計?！?/p>
“我們出版此書的目的是分享最佳實踐方法，從而幫助開發(fā)人員加速軟件開發(fā)并更早地完成項目，”Synopsys公司IP和原型設(shè)計市場副總裁John Koeter說道?！氨緯〉玫某晒妥詮耐瞥鲋笕绱藦V泛的發(fā)行量令人倍感欣慰。它表明了業(yè)界非?？释胩摂M原型設(shè)計這一方法來加速軟件開發(fā)任務(wù)并更快地提供更高質(zhì)量的產(chǎn)品?！?/p>
供貨與資源：
Synopsys出版社現(xiàn)在已可提供《更快地開發(fā)更好的軟件!》一書。
o 下載免費的英文版或簡體中文版電子書，請訪問www.synopsys.com/vpbook
o 如希望更深入了解Synopsys Virtualizer?虛擬原型解決方案，請訪問：www.synopsys.com/virtualizer
o 了解Synopsys出版社提供的其它教育性書籍，請訪問：www.synopsys.com/SynopsysPress
歡迎在2014 ARM年度技術(shù)論壇中國區(qū)活動上參觀Synopsys展臺：Synopsys將在ARM年度技術(shù)論壇（ARM Tech Symposia）中國區(qū)活動上展示其用于ARM Powered?產(chǎn)品的最優(yōu)解決方案，其中包括虛擬原型技術(shù)。ARM Tech Symposia 中國區(qū)活動分別于11月10日在上海、11月12日在北京和11月14日在深圳舉辦。更多有關(guān)ARM Tech Symposia活動的信息，請訪問http://www.arm.com/about/events/arm-tech-symposia-2014-china.php。
關(guān)于Synopsys出版社
Synopsys出版社提供由行業(yè)專家專為與電子產(chǎn)品設(shè)計相關(guān)的商界和技術(shù)群體撰寫的前沿性教育類出版物。其技術(shù)系列的出版物為電子系統(tǒng)設(shè)計人員提供涉及相關(guān)技術(shù)話題的、直接可用的信息；其對經(jīng)過驗證的業(yè)界最佳實踐的特別關(guān)注可支持主流設(shè)計群體去采用尖端技術(shù)和方法。出版物包括《驗證方法手冊（VMM）》、《面向低功耗的驗證方法手冊（VMM-LP）》和《基于FPGA的原型方法手冊（FPMM）》。
如希望更深入了解Synopsys出版社、為我們的任何出版物提供反饋、或者如果您對Synopsys出版社出書有新的創(chuàng)意，請訪問：www.synopsys.com/synopsys_press。
]]>